薄膜

薄膜技術(shù)旨在開發(fā)和應(yīng)用0.18微米以下，ulsi工藝所需的成膜沈積技術(shù)包括金屬導(dǎo)線技術(shù)、介電層技術(shù)和平坦技術(shù)。在金屬導(dǎo)線技術(shù)方面，主要研發(fā)銅導(dǎo)線沈積技術(shù)。根據(jù)半導(dǎo)體工藝的發(fā)展趨勢(shì)，將開發(fā)高電漿密度物理金屬沈積技術(shù)、電化學(xué)沈積技術(shù)和化學(xué)氣相沈積技術(shù)。在介電層技術(shù)方面，主要分為先進(jìn)的介電值沈積技術(shù)和低介電常數(shù)膜成膜技術(shù)。先進(jìn)的介電質(zhì)沈積技術(shù)是開發(fā)高密度電漿化學(xué)氣相沈積，介電質(zhì)抗反射層氟摻雜玻璃蝕刻屏障層0.18微米介電層沈積技術(shù)；低介電常數(shù)膜主要用于高速組件傳輸延遲、功耗和干擾。本計(jì)劃將研究該新材料的成膜應(yīng)用。平面技術(shù)主要開發(fā)化學(xué)機(jī)械研磨相關(guān)技術(shù)，研發(fā)金屬和介電質(zhì)研磨和研磨后清潔技術(shù)，研究研磨終點(diǎn)檢測(cè)技術(shù)的平面模擬、研磨后腐蝕和氧化防治。

本區(qū)機(jī)器運(yùn)行時(shí)，需要將機(jī)器抽入真空，也稱為真空區(qū)。真空區(qū)的機(jī)器主要用于沈積和離子植入，即wafer覆蓋一層薄薄的薄膜，所以叫做「薄膜區(qū)」。真空區(qū)有一站稱為晶圓允收區(qū)，可以接受芯片測(cè)試。對(duì)于我們制造的芯片，工程師應(yīng)根據(jù)其經(jīng)驗(yàn)和電子知識(shí)進(jìn)行全過程測(cè)試，并根據(jù)電氣測(cè)量值的變化判斷相關(guān)過程是否有異常。這種 測(cè)試不同于測(cè)試區(qū)（wafer probe）前者為細(xì)節(jié)電子特性測(cè)試 和物理特性測(cè)試，后者為產(chǎn)品電氣功能測(cè)試。